arch/arc/Kconfig

   1 # SPDX-License-Identifier: GPL-2.0-only
   2 #
   3 # Copyright (C) 2004, 2007-2010, 2011-2012 Synopsys, Inc. (www.synopsys.com)
   4 #
   5
   6 config ARC
   7         def_bool y
   8         select ARC_TIMERS
   9         select ARCH_HAS_DEBUG_VM_PGTABLE
  10         select ARCH_HAS_DMA_PREP_COHERENT
  11         select ARCH_HAS_PTE_SPECIAL
  12         select ARCH_HAS_SETUP_DMA_OPS
  13         select ARCH_HAS_SYNC_DMA_FOR_CPU
  14         select ARCH_HAS_SYNC_DMA_FOR_DEVICE
  15         select ARCH_SUPPORTS_ATOMIC_RMW if ARC_HAS_LLSC
  16         select ARCH_32BIT_OFF_T
  17         select BUILDTIME_TABLE_SORT
  18         select CLONE_BACKWARDS
  19         select COMMON_CLK
  20         select DMA_DIRECT_REMAP
  21         select GENERIC_ATOMIC64 if !ISA_ARCV2 || !(ARC_HAS_LL64 && ARC_HAS_LLSC)
  22         select GENERIC_CLOCKEVENTS
  23         select GENERIC_FIND_FIRST_BIT
  24         # for now, we don't need GENERIC_IRQ_PROBE, CONFIG_GENERIC_IRQ_CHIP
  25         select GENERIC_IRQ_SHOW
  26         select GENERIC_PCI_IOMAP
  27         select GENERIC_PENDING_IRQ if SMP
  28         select GENERIC_SCHED_CLOCK
  29         select GENERIC_SMP_IDLE_THREAD
  30         select HAVE_ARCH_KGDB
  31         select HAVE_ARCH_TRACEHOOK
  32         select HAVE_DEBUG_STACKOVERFLOW
  33         select HAVE_DEBUG_KMEMLEAK
  34         select HAVE_FUTEX_CMPXCHG if FUTEX
  35         select HAVE_IOREMAP_PROT
  36         select HAVE_KERNEL_GZIP
  37         select HAVE_KERNEL_LZMA
  38         select HAVE_KPROBES
  39         select HAVE_KRETPROBES
  40         select HAVE_MOD_ARCH_SPECIFIC
  41         select HAVE_OPROFILE
  42         select HAVE_PERF_EVENTS
  43         select HANDLE_DOMAIN_IRQ
  44         select IRQ_DOMAIN
  45         select MODULES_USE_ELF_RELA
  46         select OF
  47         select OF_EARLY_FLATTREE
  48         select PCI_SYSCALL if PCI
  49         select PERF_USE_VMALLOC if ARC_CACHE_VIPT_ALIASING
  50         select HAVE_ARCH_JUMP_LABEL if ISA_ARCV2 && !CPU_ENDIAN_BE32
  51
  52 config ARCH_HAS_CACHE_LINE_SIZE
  53         def_bool y
  54
  55 config TRACE_IRQFLAGS_SUPPORT
  56         def_bool y
  57
  58 config LOCKDEP_SUPPORT
  59         def_bool y
  60
  61 config SCHED_OMIT_FRAME_POINTER
  62         def_bool y
  63
  64 config GENERIC_CSUM
  65         def_bool y
  66
  67 config ARCH_DISCONTIGMEM_ENABLE
  68         def_bool n
  69
  70 config ARCH_FLATMEM_ENABLE
  71         def_bool y
  72
  73 config MMU
  74         def_bool y
  75
  76 config NO_IOPORT_MAP
  77         def_bool y
  78
  79 config GENERIC_CALIBRATE_DELAY
  80         def_bool y
  81
  82 config GENERIC_HWEIGHT
  83         def_bool y
  84
  85 config STACKTRACE_SUPPORT
  86         def_bool y
  87         select STACKTRACE
  88
  89 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
  90         def_bool y
  91         depends on ARC_MMU_V4
  92
  93 menu "ARC Architecture Configuration"
  94
  95 menu "ARC Platform/SoC/Board"
  96
  97 source "arch/arc/plat-tb10x/Kconfig"
  98 source "arch/arc/plat-axs10x/Kconfig"
  99 #New platform adds here
 100 source "arch/arc/plat-eznps/Kconfig"
 101 source "arch/arc/plat-hsdk/Kconfig"
 102
 103 endmenu
 104
 105 choice
 106         prompt "ARC Instruction Set"
 107         default ISA_ARCV2
 108
 109 config ISA_ARCOMPACT
 110         bool "ARCompact ISA"
 111         select CPU_NO_EFFICIENT_FFS
 112         help
 113           The original ARC ISA of ARC600/700 cores
 114
 115 config ISA_ARCV2
 116         bool "ARC ISA v2"
 117         select ARC_TIMERS_64BIT
 118         help
 119           ISA for the Next Generation ARC-HS cores
 120
 121 endchoice
 122
 123 menu "ARC CPU Configuration"
 124
 125 choice
 126         prompt "ARC Core"
 127         default ARC_CPU_770 if ISA_ARCOMPACT
 128         default ARC_CPU_HS if ISA_ARCV2
 129
 130 if ISA_ARCOMPACT
 131
 132 config ARC_CPU_750D
 133         bool "ARC750D"
 134         select ARC_CANT_LLSC
 135         help
 136           Support for ARC750 core
 137
 138 config ARC_CPU_770
 139         bool "ARC770"
 140         select ARC_HAS_SWAPE
 141         help
 142           Support for ARC770 core introduced with Rel 4.10 (Summer 2011)
 143           This core has a bunch of cool new features:
 144           -MMU-v3: Variable Page Sz (4k, 8k, 16k), bigger J-TLB (128x4)
 145                    Shared Address Spaces (for sharing TLB entries in MMU)
 146           -Caches: New Prog Model, Region Flush
 147           -Insns: endian swap, load-locked/store-conditional, time-stamp-ctr
 148
 149 endif #ISA_ARCOMPACT
 150
 151 config ARC_CPU_HS
 152         bool "ARC-HS"
 153         depends on ISA_ARCV2
 154         help
 155           Support for ARC HS38x Cores based on ARCv2 ISA
 156           The notable features are:
 157             - SMP configurations of up to 4 cores with coherency
 158             - Optional L2 Cache and IO-Coherency
 159             - Revised Interrupt Architecture (multiple priorites, reg banks,
 160                 auto stack switch, auto regfile save/restore)
 161             - MMUv4 (PIPT dcache, Huge Pages)
 162             - Instructions for
 163                 * 64bit load/store: LDD, STD
 164                 * Hardware assisted divide/remainder: DIV, REM
 165                 * Function prologue/epilogue: ENTER_S, LEAVE_S
 166                 * IRQ enable/disable: CLRI, SETI
 167                 * pop count: FFS, FLS
 168                 * SETcc, BMSKN, XBFU...
 169
 170 endchoice
 171
 172 config ARC_TUNE_MCPU
 173         string "Override default -mcpu compiler flag"
 174         default ""
 175         help
 176           Override default -mcpu=xxx compiler flag (which is set depending on
 177           the ISA version) with the specified value.
 178           NOTE: If specified flag isn't supported by current compiler the
 179           ISA default value will be used as a fallback.
 180
 181 config CPU_BIG_ENDIAN
 182         bool "Enable Big Endian Mode"
 183         help
 184           Build kernel for Big Endian Mode of ARC CPU
 185
 186 config SMP
 187         bool "Symmetric Multi-Processing"
 188         select ARC_MCIP if ISA_ARCV2
 189         help
 190           This enables support for systems with more than one CPU.
 191
 192 if SMP
 193
 194 config NR_CPUS
 195         int "Maximum number of CPUs (2-4096)"
 196         range 2 4096
 197         default "4"
 198
 199 config ARC_SMP_HALT_ON_RESET
 200         bool "Enable Halt-on-reset boot mode"
 201         help
 202           In SMP configuration cores can be configured as Halt-on-reset
 203           or they could all start at same time. For Halt-on-reset, non
 204           masters are parked until Master kicks them so they can start off
 205           at designated entry point. For other case, all jump to common
 206           entry point and spin wait for Master's signal.
 207
 208 endif #SMP
 209
 210 config ARC_MCIP
 211         bool "ARConnect Multicore IP (MCIP) Support "
 212         depends on ISA_ARCV2
 213         default y if SMP
 214         help
 215           This IP block enables SMP in ARC-HS38 cores.
 216           It provides for cross-core interrupts, multi-core debug
 217           hardware semaphores, shared memory,....
 218
 219 menuconfig ARC_CACHE
 220         bool "Enable Cache Support"
 221         default y
 222
 223 if ARC_CACHE
 224
 225 config ARC_CACHE_LINE_SHIFT
 226         int "Cache Line Length (as power of 2)"
 227         range 5 7
 228         default "6"
 229         help
 230           Starting with ARC700 4.9, Cache line length is configurable,
 231           This option specifies "N", with Line-len = 2 power N
 232           So line lengths of 32, 64, 128 are specified by 5,6,7, respectively
 233           Linux only supports same line lengths for I and D caches.
 234
 235 config ARC_HAS_ICACHE
 236         bool "Use Instruction Cache"
 237         default y
 238
 239 config ARC_HAS_DCACHE
 240         bool "Use Data Cache"
 241         default y
 242
 243 config ARC_CACHE_PAGES
 244         bool "Per Page Cache Control"
 245         default y
 246         depends on ARC_HAS_ICACHE || ARC_HAS_DCACHE
 247         help
 248           This can be used to over-ride the global I/D Cache Enable on a
 249           per-page basis (but only for pages accessed via MMU such as
 250           Kernel Virtual address or User Virtual Address)
 251           TLB entries have a per-page Cache Enable Bit.
 252           Note that Global I/D ENABLE + Per Page DISABLE works but corollary
 253           Global DISABLE + Per Page ENABLE won't work
 254
 255 config ARC_CACHE_VIPT_ALIASING
 256         bool "Support VIPT Aliasing D$"
 257         depends on ARC_HAS_DCACHE && ISA_ARCOMPACT
 258
 259 endif #ARC_CACHE
 260
 261 config ARC_HAS_ICCM
 262         bool "Use ICCM"
 263         help
 264           Single Cycle RAMS to store Fast Path Code
 265
 266 config ARC_ICCM_SZ
 267         int "ICCM Size in KB"
 268         default "64"
 269         depends on ARC_HAS_ICCM
 270
 271 config ARC_HAS_DCCM
 272         bool "Use DCCM"
 273         help
 274           Single Cycle RAMS to store Fast Path Data
 275
 276 config ARC_DCCM_SZ
 277         int "DCCM Size in KB"
 278         default "64"
 279         depends on ARC_HAS_DCCM
 280
 281 config ARC_DCCM_BASE
 282         hex "DCCM map address"
 283         default "0xA0000000"
 284         depends on ARC_HAS_DCCM
 285
 286 choice
 287         prompt "MMU Version"
 288         default ARC_MMU_V3 if ARC_CPU_770
 289         default ARC_MMU_V2 if ARC_CPU_750D
 290         default ARC_MMU_V4 if ARC_CPU_HS
 291
 292 if ISA_ARCOMPACT
 293
 294 config ARC_MMU_V1
 295         bool "MMU v1"
 296         help
 297           Orig ARC700 MMU
 298
 299 config ARC_MMU_V2
 300         bool "MMU v2"
 301         help
 302           Fixed the deficiency of v1 - possible thrashing in memcpy scenario
 303           when 2 D-TLB and 1 I-TLB entries index into same 2way set.
 304
 305 config ARC_MMU_V3
 306         bool "MMU v3"
 307         depends on ARC_CPU_770
 308         help
 309           Introduced with ARC700 4.10: New Features
 310           Variable Page size (1k-16k), var JTLB size 128 x (2 or 4)
 311           Shared Address Spaces (SASID)
 312
 313 endif
 314
 315 config ARC_MMU_V4
 316         bool "MMU v4"
 317         depends on ISA_ARCV2
 318
 319 endchoice
 320
 321
 322 choice
 323         prompt "MMU Page Size"
 324         default ARC_PAGE_SIZE_8K
 325
 326 config ARC_PAGE_SIZE_8K
 327         bool "8KB"
 328         help
 329           Choose between 8k vs 16k
 330
 331 config ARC_PAGE_SIZE_16K
 332         bool "16KB"
 333         depends on ARC_MMU_V3 || ARC_MMU_V4
 334
 335 config ARC_PAGE_SIZE_4K
 336         bool "4KB"
 337         depends on ARC_MMU_V3 || ARC_MMU_V4
 338
 339 endchoice
 340
 341 choice
 342         prompt "MMU Super Page Size"
 343         depends on ISA_ARCV2 && TRANSPARENT_HUGEPAGE
 344         default ARC_HUGEPAGE_2M
 345
 346 config ARC_HUGEPAGE_2M
 347         bool "2MB"
 348
 349 config ARC_HUGEPAGE_16M
 350         bool "16MB"
 351
 352 endchoice
 353
 354 config NODES_SHIFT
 355         int "Maximum NUMA Nodes (as a power of 2)"
 356         default "0" if !DISCONTIGMEM
 357         default "1" if DISCONTIGMEM
 358         depends on NEED_MULTIPLE_NODES
 359         help
 360           Accessing memory beyond 1GB (with or w/o PAE) requires 2 memory
 361           zones.
 362
 363 config ARC_COMPACT_IRQ_LEVELS
 364         depends on ISA_ARCOMPACT
 365         bool "Setup Timer IRQ as high Priority"
 366         # if SMP, LV2 enabled ONLY if ARC implementation has LV2 re-entrancy
 367         depends on !SMP
 368
 369 config ARC_FPU_SAVE_RESTORE
 370         bool "Enable FPU state persistence across context switch"
 371         help
 372           ARCompact FPU has internal registers to assist with Double precision
 373           Floating Point operations. There are control and stauts registers
 374           for floating point exceptions and rounding modes. These are
 375           preserved across task context switch when enabled.
 376
 377 config ARC_CANT_LLSC
 378         def_bool n
 379
 380 config ARC_HAS_LLSC
 381         bool "Insn: LLOCK/SCOND (efficient atomic ops)"
 382         default y
 383         depends on !ARC_CANT_LLSC
 384
 385 config ARC_HAS_SWAPE
 386         bool "Insn: SWAPE (endian-swap)"
 387         default y
 388
 389 if ISA_ARCV2
 390
 391 config ARC_USE_UNALIGNED_MEM_ACCESS
 392         bool "Enable unaligned access in HW"
 393         default y
 394         select HAVE_EFFICIENT_UNALIGNED_ACCESS
 395         help
 396           The ARC HS architecture supports unaligned memory access
 397           which is disabled by default. Enable unaligned access in
 398           hardware and use software to use it
 399
 400 config ARC_HAS_LL64
 401         bool "Insn: 64bit LDD/STD"
 402         help
 403           Enable gcc to generate 64-bit load/store instructions
 404           ISA mandates even/odd registers to allow encoding of two
 405           dest operands with 2 possible source operands.
 406         default y
 407
 408 config ARC_HAS_DIV_REM
 409         bool "Insn: div, divu, rem, remu"
 410         default y
 411
 412 config ARC_HAS_ACCL_REGS
 413         bool "Reg Pair ACCL:ACCH (FPU and/or MPY > 6 and/or DSP)"
 414         default y
 415         help
 416           Depending on the configuration, CPU can contain accumulator reg-pair
 417           (also referred to as r58:r59). These can also be used by gcc as GPR so
 418           kernel needs to save/restore per process
 419
 420 config ARC_DSP_HANDLED
 421         def_bool n
 422
 423 config ARC_DSP_SAVE_RESTORE_REGS
 424         def_bool n
 425
 426 choice
 427         prompt "DSP support"
 428         default ARC_DSP_NONE
 429         help
 430           Depending on the configuration, CPU can contain DSP registers
 431           (ACC0_GLO, ACC0_GHI, DSP_BFLY0, DSP_CTRL, DSP_FFT_CTRL).
 432           Bellow is options describing how to handle these registers in
 433           interrupt entry / exit and in context switch.
 434
 435 config ARC_DSP_NONE
 436         bool "No DSP extension presence in HW"
 437         help
 438           No DSP extension presence in HW
 439
 440 config ARC_DSP_KERNEL
 441         bool "DSP extension in HW, no support for userspace"
 442         select ARC_HAS_ACCL_REGS
 443         select ARC_DSP_HANDLED
 444         help
 445           DSP extension presence in HW, no support for DSP-enabled userspace
 446           applications. We don't save / restore DSP registers and only do
 447           some minimal preparations so userspace won't be able to break kernel
 448
 449 config ARC_DSP_USERSPACE
 450         bool "Support DSP for userspace apps"
 451         select ARC_HAS_ACCL_REGS
 452         select ARC_DSP_HANDLED
 453         select ARC_DSP_SAVE_RESTORE_REGS
 454         help
 455           DSP extension presence in HW, support save / restore DSP registers to
 456           run DSP-enabled userspace applications
 457
 458 config ARC_DSP_AGU_USERSPACE
 459         bool "Support DSP with AGU for userspace apps"
 460         select ARC_HAS_ACCL_REGS
 461         select ARC_DSP_HANDLED
 462         select ARC_DSP_SAVE_RESTORE_REGS
 463         help
 464           DSP and AGU extensions presence in HW, support save / restore DSP
 465           and AGU registers to run DSP-enabled userspace applications
 466 endchoice
 467
 468 config ARC_IRQ_NO_AUTOSAVE
 469         bool "Disable hardware autosave regfile on interrupts"
 470         default n
 471         help
 472           On HS cores, taken interrupt auto saves the regfile on stack.
 473           This is programmable and can be optionally disabled in which case
 474           software INTERRUPT_PROLOGUE/EPILGUE do the needed work
 475
 476 config ARC_LPB_DISABLE
 477         bool "Disable loop buffer (LPB)"
 478         help
 479           On HS cores, loop buffer (LPB) is programmable in runtime and can
 480           be optionally disabled.
 481
 482 endif # ISA_ARCV2
 483
 484 endmenu   # "ARC CPU Configuration"
 485
 486 config LINUX_LINK_BASE
 487         hex "Kernel link address"
 488         default "0x80000000"
 489         help
 490           ARC700 divides the 32 bit phy address space into two equal halves
 491           -Lower 2G (0 - 0x7FFF_FFFF ) is user virtual, translated by MMU
 492           -Upper 2G (0x8000_0000 onwards) is untranslated, for kernel
 493           Typically Linux kernel is linked at the start of untransalted addr,
 494           hence the default value of 0x8zs.
 495           However some customers have peripherals mapped at this addr, so
 496           Linux needs to be scooted a bit.
 497           If you don't know what the above means, leave this setting alone.
 498           This needs to match memory start address specified in Device Tree
 499
 500 config LINUX_RAM_BASE
 501         hex "RAM base address"
 502         default LINUX_LINK_BASE
 503         help
 504           By default Linux is linked at base of RAM. However in some special
 505           cases (such as HSDK), Linux can't be linked at start of DDR, hence
 506           this option.
 507
 508 config HIGHMEM
 509         bool "High Memory Support"
 510         select ARCH_DISCONTIGMEM_ENABLE
 511         help
 512           With ARC 2G:2G address split, only upper 2G is directly addressable by
 513           kernel. Enable this to potentially allow access to rest of 2G and PAE
 514           in future
 515
 516 config ARC_HAS_PAE40
 517         bool "Support for the 40-bit Physical Address Extension"
 518         depends on ISA_ARCV2
 519         select HIGHMEM
 520         select PHYS_ADDR_T_64BIT
 521         help
 522           Enable access to physical memory beyond 4G, only supported on
 523           ARC cores with 40 bit Physical Addressing support
 524
 525 config ARC_KVADDR_SIZE
 526         int "Kernel Virtual Address Space size (MB)"
 527         range 0 512
 528         default "256"
 529         help
 530           The kernel address space is carved out of 256MB of translated address
 531           space for catering to vmalloc, modules, pkmap, fixmap. This however may
 532           not suffice vmalloc requirements of a 4K CPU EZChip system. So allow
 533           this to be stretched to 512 MB (by extending into the reserved
 534           kernel-user gutter)
 535
 536 config ARC_CURR_IN_REG
 537         bool "Dedicate Register r25 for current_task pointer"
 538         default y
 539         help
 540           This reserved Register R25 to point to Current Task in
 541           kernel mode. This saves memory access for each such access
 542
 543
 544 config ARC_EMUL_UNALIGNED
 545         bool "Emulate unaligned memory access (userspace only)"
 546         select SYSCTL_ARCH_UNALIGN_NO_WARN
 547         select SYSCTL_ARCH_UNALIGN_ALLOW
 548         depends on ISA_ARCOMPACT
 549         help
 550           This enables misaligned 16 & 32 bit memory access from user space.
 551           Use ONLY-IF-ABS-NECESSARY as it will be very slow and also can hide
 552           potential bugs in code
 553
 554 config HZ
 555         int "Timer Frequency"
 556         default 100
 557
 558 config ARC_METAWARE_HLINK
 559         bool "Support for Metaware debugger assisted Host access"
 560         help
 561           This options allows a Linux userland apps to directly access
 562           host file system (open/creat/read/write etc) with help from
 563           Metaware Debugger. This can come in handy for Linux-host communication
 564           when there is no real usable peripheral such as EMAC.
 565
 566 menuconfig ARC_DBG
 567         bool "ARC debugging"
 568         default y
 569
 570 if ARC_DBG
 571
 572 config ARC_DW2_UNWIND
 573         bool "Enable DWARF specific kernel stack unwind"
 574         default y
 575         select KALLSYMS
 576         help
 577           Compiles the kernel with DWARF unwind information and can be used
 578           to get stack backtraces.
 579
 580           If you say Y here the resulting kernel image will be slightly larger
 581           but not slower, and it will give very useful debugging information.
 582           If you don't debug the kernel, you can say N, but we may not be able
 583           to solve problems without frame unwind information
 584
 585 config ARC_DBG_TLB_PARANOIA
 586         bool "Paranoia Checks in Low Level TLB Handlers"
 587
 588 config ARC_DBG_JUMP_LABEL
 589         bool "Paranoid checks in Static Keys (jump labels) code"
 590         depends on JUMP_LABEL
 591         default y if STATIC_KEYS_SELFTEST
 592         help
 593           Enable paranoid checks and self-test of both ARC-specific and generic
 594           part of static keys (jump labels) related code.
 595 endif
 596
 597 config ARC_BUILTIN_DTB_NAME
 598         string "Built in DTB"
 599         help
 600           Set the name of the DTB to embed in the vmlinux binary
 601           Leaving it blank selects the minimal "skeleton" dtb
 602
 603 endmenu  # "ARC Architecture Configuration"
 604
 605 config FORCE_MAX_ZONEORDER
 606         int "Maximum zone order"
 607         default "12" if ARC_HUGEPAGE_16M
 608         default "11"
 609
 610 source "kernel/power/Kconfig"