Documentation/devicetree/bindings/interrupt-controller/mscc,ocelot-icpu-intr.txt

   1 Microsemi Ocelot SoC ICPU Interrupt Controller
   2
   3 Required properties:
   4
   5 - compatible : should be "mscc,ocelot-icpu-intr"
   6 - reg : Specifies base physical address and size of the registers.
   7 - interrupt-controller : Identifies the node as an interrupt controller
   8 - #interrupt-cells : Specifies the number of cells needed to encode an
   9   interrupt source. The value shall be 1.
  10 - interrupt-parent : phandle of the CPU interrupt controller.
  11 - interrupts : Specifies the CPU interrupt the controller is connected to.
  12
  13 Example:
  14
  15                 intc: interrupt-controller@70000070 {
  16                         compatible = "mscc,ocelot-icpu-intr";
  17                         reg = <0x70000070 0x70>;
  18                         #interrupt-cells = <1>;
  19                         interrupt-controller;
  20                         interrupt-parent = <&cpuintc>;
  21                         interrupts = <2>;
  22                 };